搜索结果: 121-135 共查到“知识库 集成电路技术”相关记录477条 . 查询时间(1 秒)
新颖的余数系统到二进制系统转换方法
数字运算 余数系统到二进制系统转换 余数系统 数值缩放 超大规模集成电路
2012/4/12
传统的余数系统(RNS)到二进制系统(R/B)转换电路中的大位宽操作削弱了RNS的并行特性。针对这一问题,提出了基于数值缩放(Scaling)的R/B转换算法和余数系统2k缩放并行实现的方法。同常见余数基R/B转换算法的比较分析结果表明,所提出的算法使R/B转换中的最大运算位宽限制在最大余数基位宽内,从而消除了R/B转换中可能带来的系统并行度损失;此外,该转换算法可实现有符号RNS到二进制补码系统...
典型数控延迟单元的归类分析
数控延迟单元 延迟线 数控电流源
2009/6/16
目前已有很多种实现数控延迟单元的电路结构,有关这方面的研究文献也层出不穷,但是这些文献大部分都是对某种电路结构进行的定性分析或者理论计算,很少有涉及到具体实现时应该注意的问题以及具体的晶体管尺寸选择问题。在对常用延迟单元结构进行总结的基础上,抽象出了两种典型的数控单元实现方式。根据理论分析及电路模拟结果指出了这两种结构各自的优缺点以及进行具体实现时应该注意的问题。同时,通过对电路模拟结果的总结和分...
Plasmon-Mode Metal Waveguides for Ultra-Dense Optical Integrated Circuits
Surface plasmon polariton Waveguide Optical integrated circuit
2009/6/9
Surface-plasmon polaritons (SPPs) act as extraordinary electromagnetic waves having spatially squeezed field intensity distributions, that couple with oscillation of dense conductive matter and propag...
ULSI中铜互连及其可靠性的研究与进展
铜互连 基本可靠性单元 可靠性技术
2009/6/5
随着集成电路向高集成度、高可靠性方向的发展,铜互连工艺的可靠性问题逐渐显得重要.分析和比较了铜互连关键工艺,叙述了对铜互连损耗和铜通孔损耗的研究进展,对铜互连基本可靠性单元进行了讨论,指出现在仍然存在的问题,并给出了解决这些关键技术可能的方法.
基于广义回归神经网络的微电路工艺设备表征
广义回归神经网络 信噪比函数 试验设计
2009/6/4
为了使用较少的工艺试验建立更高精度的模型描述微电路工艺的复杂性与非线性,将神经网络技术与统计试验设计相结合代替传统的统计方法应用于微电路热氧化工艺设备的表征.通过试验设计安排15轮试验,然后基于广义回归神经网络建立了以氧化膜厚以及均匀性为目标值的热氧化工艺模型,最后利用信噪比函数对模型的拟合以及预测能力进行了验证与比较分析.结果表明,该方法建立的模型可用于工艺表征与控制.所讨论的方法可用于其他微电...
一种改进的高速Reed-Solomon译码算法及其FPGA实现
欧几里得算法 高速电路 现场可编程门阵列
2009/5/27
对欧几里得译码算法做了进一步的改进,根据新算法在解关键方程模块中采用了新颖的迭代流水线结构以提高电路工作速度、减小电路面积,设计了高速Reed-Solomon译码器.设计的流水线全并行有限域乘法器,有效解决了传统译码器的速度性能瓶颈.在新的译码器架构基础上,设计了译码器的门级电路,用Xilinx的VirtexII XC2V1000进行了实现和仿真,获得了理想的成果.
一种高效的H.264 CABAC解码器的VLSI结构
CABAC解码器 大规模集成电路 有限状态机
2009/5/27
提出一种H.264/AVC中基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.采用两级有限状态机结构控制宏块解码过程,并通过对残差系数存储器的定时清零解决了数据存储耗时的问题,大大降低了解码控制的复杂度,从而提高解码速度,达到每1至2个时钟解出1比特.仿真结果表明,该方案能满足H.264/AVC main profile ...
针对传统的基于纯硬件平台的FPGA芯片测试方法所存在的种种问题,提出并验证了一种基于软硬件协同技术的FPGA芯片测试方法。该方法引入了软件的灵活性与可观测性等软件技术优势,具有存储深度大、可测I/O管脚数目多、自动完成配置下载(不需人工干预)和自动定位FPGA中的错误等优点,提高了FPGA的测试速度和可靠性,并降低了测试成本,与传统的自动测试仪(ATE)相比有较高的性价比。采用软硬件协同方式针对X...
基于改进的Euclid算法,提出了一种仅含两个折叠计算单元的结构,并用三级流水线结构整体实现以提高吞吐率.将常规有限域乘法器转化到复合域中实现,降低了芯片的复杂性和关键路径延迟.以RS(255,239)为例,基于TSMC 0.18标准单元库的译码器电路规模约为20614门,在相同纠错能力下,该结构相比较于传统的并行脉动阵列结构,其硬件复杂度可减少60%左右.
Silicon-Based Light Sources for Silicon Integrated Circuits
Silicon-Based Light Sources Silicon Integrated Circuits
2009/5/19
Silicon the material per excellence for electronics is not used for sourcing light due to the lack of efficient light emitters and lasers. In this review, after having introduced the basics on lasing,...
HDTV中面积优化的RS解码器VLSI实现
RS解码器 集成电路 数字电视
2009/5/13
提出了一种面积优化的Reed-Solomon(RS)解码器实现方法,其运用折叠结构来实现解码过程矢量运算的求解电路。该方法提高了解码器主要运算部件的复用率,缩减了其电路规模。基于TSMC 0.25标准单元库的实现结果显示该文设计的解码器电路规模为约27 000门,与同类设计相比规模最大可缩减39%,该设计已集成在一款符合DVB-C标准的HDTV信道解调芯片中并已通过实场测试。
IC缺陷轮廓的分形插值模型
IC缺陷 分形插值 IC故障
2009/5/13
现用于集成电路(IC)成品率预报及故障分析的缺陷模型均是用圆或正方形来代替真实缺陷的复杂轮廓进行近似建模的,从而在模型中引入了很大的误差。本文利用分形插值的思想直接对真实缺陷的轮廓进行模拟,从而提出了一种新的缺陷轮廓表征模型。实验结果表明:与传统的最大圆模型、最小圆模型及椭圆模型相比,新模型的建模精度有了很大的提高。
基于光探针的超高速波形数字化测试系统的应用
光探针 电光采佯 集成电路芯片
2009/5/11
介绍了基于光探针的超高速波形数字化系统的结构。采用倍频移相扫描法测量了高速集成电路芯片各级的功能。分析了芯片故障产生的原因和光探针测量的特点。
基于神经网络模型的优化布图技术综述
神经网络 集成电路 优化布图
2009/5/11
本文对可用于集成电路布图的神经网络模型和神经优化计算方法作了概括和总结,比较了它们的优缺点及其在IC布图中的应用前景;分析了神经网络在集成电路布图中的应用现状和存在的问题;提出了各类优化计算神经网络模型求解集成电路布图问题的一些网络映射方法和应用方法;提出了基于神经网络的布图算法在串行机上模拟的几种速度提高方法。