搜索结果: 1-15 共查到“计算机工程 CPU”相关记录21条 . 查询时间(0.056 秒)
安徽师范大学数学与计算机科学学院计算机组成原理课件第六章 中央处理部件CPU。
世界首款千核CPU在美国问世
千核CPU 美国
2016/6/22
美国加州大学戴维斯分校的科学家研制出一款包含1000个核心的中央处理器（CPU）。这块处理器包含6.21亿个晶体管，每秒可完成1.78万亿次运算，被认为是迄今核心数量最多的CPU。负责这项研究的加州大学戴维斯分校电子和计算机学工程教授贝文·巴斯教授称，这块CPU取名KiloCore，是世界上首个千核处理器芯片，也是目前由大学研制的时钟频率最高的处理器。虽然此前也有很多团队制造出各种多核心处理器，但...
基于FPGA的双CPU容错控制器设计
容错 重构 现场可编程门阵列
2010/1/29
基于冗余容错思想，设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复，控制器控制律在传感器失效时能进行自我重构。仿真结果表明，该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。
电子科技大学计算机科学与工程学院计算机组成原理课件 CPU-4主外信息交换。
电子科技大学计算机科学与工程学院计算机组成原理课件 CPU-5设计模型机。
电子科技大学计算机科学与工程学院计算机组成原理课件 CPU-3微程序控制器。
电子科技大学计算机科学与工程学院计算机组成原理课件 CPU-2组合逻辑控制器。
电子科技大学计算机科学与工程学院计算机组成原理课件 CPU-1运算部件。
MIPS32指令集兼容的CPU模拟器设计
模拟器 高速缓存 分支预测
2009/8/11
描述一个与MIPS32指令集兼容的CPU模拟器设计方案，该方案用C语言描述处理器的硬件行为，模拟CPU指令的执行过程，实现MIPS32除浮点运算指令以外的所有指令，有大小可配的主存储器、指令和数据统一的二相关高速缓存Cache，内置类型可配的分支预测器和ELF文件解析器，并给出设计的应用实例。
龙芯CPU处理器概述
龙芯 CPU处理器
2009/8/4
龙芯系列 CPU 是北京神州龙芯集成电路设计有限公司推出的国产高性能中央处理器系列芯片。龙芯系列微处理器采用的是 MIPS 指令集，支持 Linux 、 Vxworks 、 Windows-CE 等多种操作系统，具有高安全性、高可靠性、低功耗、运行稳定的特点。龙芯一号 CPU 是兼顾通用及嵌入式 CPU 特点的新一代 32 位 CPU ，可广泛的应用于嵌入式应用领域中。龙芯二号 CPU 是 64 ...
基于64位CPU系统的计算性能比较：Opteron vs. Xeon
集群系统 64位处理器 计算流体动力学
2009/6/16
目前配置的计算机服务器大量采用64位AMD Opteron和Intel Xeon两种处理器。Opteron和Xeon处理器在时钟频率、内存控制器和I/O连接等诸多方面有所不同，这些差异导致基于这两种处理器的计算机集群系统有不同的特点，其性能与具体使用的应用程序密切相关。在构建面向高性能科学计算的集群系统时，选择基于何种64位处理器最为合理是众多用户所关心的一个重要话题，针对这个问题，对基于AMD ...
Javacard CPU的设计与实现
Javacard 处理器 智能卡
2009/5/13
支持Javacard技术标准是智能卡的发展方向，目前的Javacard系统大多是采用软件虚拟机的方式来解释执行或者通过just-in-time方式执行Java指令，系统软件平台本身占用了大量的资源，且执行效率不高。解决这些问题的方法就是实现硬件Javacard指令处理器。该文给出了一种基于微码的Javacard指令处理器的FPGA设计和实现，以Javacard CPU为核心搭建Javacard C...
高性能通用CPU设计
高性能 通用 CPU
2008/12/15
“龙芯“系列处理器及其IP是国家863计划和中国科学院知识创新工程共同支持的重大项目，其中龙芯1号CPU是国内研制的第一款通用CPU。中科院计算所拥有龙芯的全部知识产权。龙芯处理器的指令系统与MIPS指令系统兼容。龙芯1号采用了动态流水线结构，定点字长32位，浮点字长64位，片内含8KB-16KB指令cache和8KB-16KB数据cache，及48项的TLB，支持精确例外处理。龙芯1号处理器的最...
龙芯CPU将在高性能嵌入式计算机领域得到产业化发展
龙芯CPU 嵌入式计算机 产业化
2008/12/9
中国科学院计算技术研究所和研祥集团2008年12月8日签署战略合作协议，研祥集团将加强龙芯CPU在其特种计算机产品中的应用，以推动龙芯CPU在高性能嵌入式计算机领域的产业化发展。
